跟着摩尔定律渐渐迫临物理极限，芯片制程微缩效益有限，业界正寻求新的破口，而先进封装（Advanced Packaging）成为连年最受留神的技能之一。 跟着台积电的CoWoS产能渐渐供不应求，链接出现CoPos、CoWoP等新技能，但这两个技能和CoWoS差在那里？ 何时运转导入？
以下实验来自台湾地区科技媒体《科技新报》整意会读：
下图不错看到，其实CoWoS、CoPos、CoWoP堆叠花样有些不同，举例CoPoS主如若将中间层改成面板RDL; CoWop 则是通过开发技能含量较高的 PCB 主板，来取代 IC 载板。
接着，咱们来仔细先容这三项技能的主要互异，但在此之前，要先了解这些蔓延技能的根源──台积电的先进封装CoWoS。
台积电先进封装技能CoWoS，还细分为CoWoS-S、CoWoS-R、CoWoS-L
CoWoS 是台积电的 2.5D、3D 封装技能，可分红「CoW」和「WoS」来看。
CoW（Chip-on-Wafer）是芯片堆栈，WoS（Wafer-on-Substrate）则是将芯片堆叠在基板上，是以 CoWoS（Chip-on-Wafer-on-Substrate）的真理是把芯片堆叠起来，再封装于基板上，最终酿成 2.5D、3D 的型态，可减少芯片的空间，同期减少功耗和老本。
CoWoS 是先将逻辑芯片与 HBM（高带宽内存）安设在硅中间层（Interposer）上，透过中间层里面渺小金属线来整合傍边不同芯片的电子讯号，同期经过硅穿孔（TSV）来一语气下方基板，将讯号导向下方，最终透过金属球（bumps）与外部电路链接。
其中，CoWoS 技能又分红 CoWoS-R、CoWoS-L 和 CoWoS-S 三种技能，因中间层材质不同，老本也不同，客户可依据本人条款接受要哪样技能。
现在老本最高的是CoWoS-S，因为其中介层采取「硅」（Sillicon），滚球app(中国)官网下载亦然主流决策，如NVIDIA H100、AMD MI300都使用CoWoS-S。 有关词，CoWoS-S因使用高纯度硅材与TSV制程，加工难度大，且中间层面积受曝光机台结束，封装尺寸上限约略为2，500平常毫米。
CoWoS-R 采取InFO顶用到的互连技能，其中介层使用RDL（重布线层）来一语气小芯片之间，维持弹性封装贪图，相宜对老本较为敏锐的AIASIC应用、网通开辟或边际AI。
至于CoWoS-L老本介于CoWoS-S、CoWoS-R之间，中间层使用LSI（局部硅互连，Local Silicon Interconnect）和RDL，即局部区域以硅中间层串通芯片，其他区域用RDL或基板，亚博体彩app竣事密集的芯片与芯片一语气，维持高达12颗HBM内存的堆叠应用，可说集结CoWoS-S和CoWoS-R/InFO的技能优点。
台积电高服从封装整合处处长侯上勇在Semicon Taiwan 2024 专题演讲中提到，由于顶部芯片（Top Die）老本至极高，CoWoS-L 是比 CoWoS-R、CoWoS-S 更能得志系数条款的最好解，因此会从 CoWoS-S 徐徐转动至 CoWoS-L，并称 CoWoS-L 是将来蓝图要角。
意旨的是，也有东谈主以为CoWoS-L真理是Large，专为超大型AI考试平台与高集成度应用而贪图，赓续CoWoS-S架构，但进一步冲破硅中间层尺寸结束，开发可维持超过2，500平常毫米的超大面积中间层技能。
CoWoS「面板化」！ 处罚老本、大尺寸芯片翘曲问题
了解CoWoS的技能分支后，接着来聊聊CoPoS和CoWoP。
由于AI芯片越来越大、贪图越来越复杂，传统的圆形晶圆在面积期骗率和封装成果渐渐受限，因此运转走向「以方代圆」，以面板（Panel）取代晶圆（Wafer），将芯片摆设在矩形基板上，临了再透过封装制程一语气到底层的加载板上，让多颗芯片不错封装沿途，也即是所谓的「CoPoS」（Chip-on-Panel-on-Substrate）。
CoPoS 是将芯片摆设在方形「面板 RDL 层」，取代原先圆形的硅中间层，强化不同导电层与材料间的电路互连布局，提高面积期骗率与产能。 此外，因导入玻璃或蓝相持等新材料，方形尺寸可进行多颗芯片封装、整合不同尺寸芯片，同期维持更大光罩、缓解芯片越大越显着的翘曲问题。
业界分析，CoPoS是CoWoS-L或CoWoS-R的矩形变形见识，将传统300毫米硅晶圆改为方形面板贪图，尺寸310×310毫米、515×510毫米或750×620毫米等，现在供应链研发办法都以台积电释出的规格为主。 不外 CoPoS 初步尺寸采选采取 310×310 毫米。
业界传出，台积电瞻望2026年开发首条CoPoS实验线，目的2028年底至2029年之间竣事量产，第一个客户即是NVIDIA。 此外，将来CoPoS封装的办法，主要锁定AI等高阶应用，采取CoWoS-R制程的将锁定博通，CoWoS-L则目的做事NVIDIA及AMD。
至于CoPoS 与 FOPLP（扇出型面板级封装，Fan-out Panel Level Packaging）互异在哪？ 前者用于 AI 高端芯片、中间层材料是从硅转为玻璃，尔后者用于 PMIC、RFIC 等低老本芯片的熟习制程，并不需要中间层，径直通过RDL 互连。
芯片测试技能磋议会报名(3月18日 西安）
斗鱼体育DOUYU中国官网
备案号: